Shigeo IDE, et al.
DRIVING APPARATUS OF DISPLAY PANEL
Q77952 October 24, 2003
Darryl Mexic (202) 293-7060
1 of 3

庁

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月24日

出願番号

Application Number:

特願2002-310140

[ST.10/C]:


[JP2002-310140]


出 願 人 Applicant(s):

パイオニア株式会社

2003年 6月30日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2002-310140

【書類名】

特許願

【整理番号】

57P0215

【提出日】

平成14年10月24日、

【あて先】

特許庁長官殿

【国際特許分類】

H01J 17/49

【発明の名称】

表示パネルの駆動装置

【請求項の数】

【発明者】

【住所又は居所】 山梨県中巨摩郡田富町西花輪2680番地 パイオニア

株式会社内

【氏名】

井手 茂生

【特許出願人】

【識別番号】

000005016

【氏名又は名称】

パイオニア株式会社

【代理人】

【識別番号】

100079119

【弁理士】

【氏名又は名称】

藤村 元彦

【手数料の表示】

【予納台帳番号】 016469

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9006557

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 表示パネルの駆動装置

【特許請求の範囲】

【請求項1】 複数の行電極と、前記行電極に交差して配列された複数の列電極と、前記行電極及び前記列電極の各交差部に配置された容量性発光素子と、を有する表示パネルを駆動する駆動装置であって、

第1電圧を発生する第1電源を備え前記第1電圧に基づいて前記容量性発光素 子各々を点灯状態及び消灯状態のいずれか一方に設定させるべき走査パルスを発 生して前記行電極に印加するスキャンドライバと、

第2電圧を発生する第2電源を備え前記第2電圧に基づいて前記点灯状態に設定された前記容量性発光素子を発光させるべき維持パルスを発生して前記行電極に印加するサスティンドライバと、

前記第1電源にて発生した前記第1電圧と前記第2電源にて発生した前記第2電圧とを加算した電圧に基づいて前記容量性発光素子の状態を初期化すべきリセットパルスを発生して前記行電極に印加するリセットドライバと、を有することを特徴とする表示パネルの駆動装置。

【請求項2】 前記リセットドライバは、前記第2電源の正端子と前記第1電源の負端子とを第1抵抗を介して接続する第1スイッチング手段と、前記第1電源の負端子を第2抵抗を介して接地せしめる第2スイッチング手段と、からなることを特徴とする請求項1記載の表示パネルの駆動装置。

【請求項3】 前記スキャンドライバは、前記第1電源の正端子と前記行電極とを接続する第3スイッチング手段と、前記第1電源の負端子と前記行電極とを接続する第4スイッチング手段とを含むことを特徴とする請求項1記載の表示パネルの駆動装置。

【発明の詳細な説明】

[0 0.0 1]

【発明の属する技術分野】

本発明は、容量性発光素子がマトリクス状に配列されている表示パネルの駆動 装置に関する。



[0002]

【従来の技術】

現在、上記の如き表示パネルとしてプラズマディスプレイパネルを搭載した表示装置が製品化されている(例えば、特許文献 1 参照)。

図1は、かかる表示装置の概略構成を示す図である。

図1において、プラズマディスプレイパネルとしてのPDP1には、X及びY の1対にて1画面の各行(第1行~第n行)に対応した行電極対を為す行電極 Y $_1 \sim Y_n$ 及び行電極 $X_1 \sim X_n$ が形成されている。更に、これら行電極対に直交し、 かつ図示せぬ誘電体層及び放電空間を挟んで、1画面の各列(第1列~第m列) に対応した列電極を為す列電極 $D_1 \sim D_m$ が形成されている。この際、1組の行電 極対と1つの列電極との交叉部に、容量性発光素子としての放電セルが形成され る。アドレスドライバ2は、映像信号に基づく各画素毎の画素データを、その論 理レベルに応じた電圧値を有する画素データパルスに変換し、これを1行分毎に 、上記列電極D₁~D_mに印加する。X行電極ドライバ3は、各放電セルの残留壁 電荷量を初期化する為のリセットパルス、後述するが如き発光放電セルの放電発 光状態を維持させる為の維持放電パルスを発生し、これらを上記行電極 $X_1 \sim X_n$ に印加する。Y行電極ドライバ4は、上記X行電極ドライバ3と同様に、各放電 セルの残留壁電荷量を初期化する為のリセットパルス、発光放電セルの放電発光 状態を維持させる為の維持放電パルスを発生し、これらを上記行電極 $Y_1 \sim Y_n$ に 印加する。更に、Y行電極ドライバ4は、放電セル内に発生した荷電粒子を再形 成させる為のプライミングパルス、並びに各放電セルに対し画素データパルスに 応じた電荷量を形成せしめて上記発光放電セル又は非発光放電セルの設定を行う 為の走査パルスSPを発生し、これらを行電極Y₁~Y_nに印加する。

[0003]

図 2 は、X行電極ドライバ 3 及び Y 行電極ドライバ 4 の内部構成を表す図である。尚、図 2 において、電極 X_j は電極 X_1 \sim X_n のうちの第 j 行の電極であり、電極 Y_j は電極 Y_1 \sim Y_n のうちの第 j 行の電極を示している。

X行電極ドライバ3には、2つの電源B1, B2が備えられている。電源B1 は電圧 V_{s1} (例えば、170V)を出力し、電源B2は電圧 V_{r1} (例えば、19



OV)を出力する。電源B1の正端子はスイッチング素子S3を介して電極Xi への接続ライン11に接続され、負端子はアース接続されている。接続ライン1 1とアースとの間にはスイッチング素子S4が接続されている他、スイッチング 素子S1、ダイオードD1及びコイルL1からなる直列回路と、コイルL2、ダ イオードD2及びスイッチング素子S2からなる直列回路とがコンデンサC1を 共通にアース側に介して接続されている。なお、ダイオードD1はコンデンサC 1側をアノードとしており、ダイオードD2はコンデンサC1側をカソードとし て接続されている。また、電源B2の正端子はスイッチング素子S8及び抵抗R 1を介して接続ライン11に接続され、電源B2の負端子はアース接続されてい る。Y行電極ドライバ4には、4つの電源B3~B6が備えられている。電源B 3 は電圧 V_{s1} (例えば、170V)を出力し、電源B4は電圧 V_{r1} (例えば、1 90V)を出力し、電源B5は電圧Voff(例えば、140V)を出力し、電源 B6は電圧 V_h (例えば、160V、 $V_h > V_{off}$)を出力する。電源B3の正端 子はスイッチング素子S13を介してスイッチング素子S15への接続ライン1 2に接続され、負端子はアース接続されている。接続ライン12とアースとの間 にはスイッチング素子S14が接続されている他、スイッチング素子S11、ダ イオードD3及びコイルL4からなる直列回路と、コイルL4、ダイオードD4 及びスイッチング素子S12からなる直列回路とがコンデンサС2を共通にアー ス側に介して接続されている。なお、ダイオードD3はコンデンサC2側をアノ ードとしており、ダイオードD4はコンデンサC2側をカソードとして接続され ている。接続ライン12はスイッチング素子S15を介して電源B6の正端子へ の接続ライン13に接続されている。電源B4の正端子はアース接続され、負端 子はスイッチング素子S16、そして抵抗R2を介して接続ライン13に接続さ れている。電源B5の正端子はスイッチング素子S17を介して接続ライン13 に接続され、負端子はアース接続されている。接続ライン13はスイッチング素 子S21を介して電極Y;への接続ライン14に接続されている。電源B6の負 端子はスイッチング素子S22を介して接続ライン14に接続されている。接続 ライン13,14との間にはダイオードD5が接続され、またスイッチング素子 S23とダイオードD6との直列回路が接続されている。ダイオードD5は接続

ライン14側をアノードとし、ダイオードD6は接続ライン14側をカソードと して接続されている。

[0004]

ここで、上記スイッチング素子S1~S4、S8、S11~S17及びS21 ~S23のオン/オフ切り換えは、図示しない制御回路によって制御される。

尚、Y行電極ドライバ4内では、電源B3、スイッチング素子S11~S15、コイルL3、L4、ダイオードD3、D4及びコンデンサC2がサスティンドライバ部を構成している。又、電源B4、抵抗R2及びスイッチング素子S16がリセットドライバ部を構成し、残りの電源B5、B6、スイッチング素子S13、S17、S21、S22及びダイオードD5、D6がスキャンドライバ部を構成している。

[0005]

次に、かかる構成による動作について図3のタイミングチャートを参照しつつ 説明する。

図3に示すように、PDP1の駆動は、リセット期間、アドレス期間及びサスティン期間によって区分けして行われる。

先ず、リセット期間では、Y行電極ドライバ4のスイッチング素子S 2 3 がオンとなる。スイッチング素子S 2 3 はリセット期間及びサスティン期間においてオンとなる。また、同時にX行電極ドライバ3のスイッチング素子S 8 がオンとなり、Y行電極ドライバ4のスイッチング素子S 1 6 がオンとなる。その他のスイッチング素子はオフである。スイッチング素子S 8 のオンにより電源B 2 の正端子からスイッチング素子S 8、抵抗R 1 を介して電極 X_j に電流が流れ、またスイッチング素子S 1 6 のオンにより電極 Y_j からダイオードD 5、抵抗R 2、スイッチング素子S 1 6 を介して電源B 4 の負端子に電流が流れ込む。この際、PDP 1 の負荷容量C 0 と抵抗R 1 との時定数により電極 X_j 上の電位が徐々に上昇し、図 3 に示す如きリセットパルスR P_x が生成される。一方、電極 Y_j の電位は負荷容量C 0 と抵抗R 2 との時定数により徐々に低下し、図 3 に示す如きリセットパルスR P_x が生成される。リセットパルスR P_x は電極 X_1 ~ X_n の全てに同時に印加され、リセットパルスR P_y は電極 X_1 ~ X_n 0全てに同時に印加され、リセットパルスR X_n 0全でに同時に印加される

。これらリセットパルスRP $_{\mathbf{x}}$ 及びRP $_{\mathbf{y}}$ の同時印加により、PDP1の全ての放電セル内においてリセット放電が生起され、この放電終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成される。スイッチング素子S8及びスイッチング素子S16はリセットパルスRP $_{\mathbf{x}}$ 及びRP $_{\mathbf{y}}$ のレベルが飽和した後、リセット期間終了以前にオフとなる。また、この時点にスイッチング素子S4、S14及びS15がオンとなり、電極 $\mathbf{X}_{\mathbf{j}}$ 及び $\mathbf{Y}_{\mathbf{j}}$ は共にアースされる。これによりリセットパルスRP $_{\mathbf{x}}$ 及びRP $_{\mathbf{y}}$ は消滅する。

[0006]

次に、アドレス期間では、スイッチング素子S14及びS15がオフとなり、 スイッチング素子S23がオフとなり、スイッチング素子S17がオンとなり、 同時にスイッチング素子S22がオンとなる。スイッチング素子S17のオンに より電源 B 5 と電源 B 6 とが直列に接続された状態となり、電源 B 6 の負端子に は電圧 V_h と V_{off} との差を示す負電位が生じ、それが電極 Y_i に印加される。更 に、このアドレス期間においてアドレスドライバ2は映像信号に基づく各画素毎 の画素データを、その論理レベルに応じた電圧値を有する画素データパルスDP $_{1}$ ~ DP_{n} に変換し、これを1行分毎に、上記列電極 D_{1} ~ D_{m} に順次印加する。図 3に示すように電極 Y_i , Y_{i+1} に対しては画素データパルスD P_i , D P_{i+1} が印 加される。この間、Y行電極ドライバ4は、正電圧のプライミングパルスPPを 行電極 $Y_1 \sim Y_n$ に順次印加しつつ、各プライミングパルスPPの印加直後であり かつ上記画素データパルス群 $DP_1 \sim DP_n$ 各々のタイミングに同期させて負電圧 の走査パルス S P を行電極 Y $_1$ ~ Y $_n$ に順次印加して行く。電極 Y $_i$ について説明 すると、プライミングパルスPPを生成する際には、スイッチング素子S21が オンとなり、スイッチング素子S22がオフとなる。また、スイッチング素子S 17はオンのままである。これにより電源B5の正端子の電位 V_{off} がスイッチ ング素子S17、そしてスイッチング素子S21を介して電極Yiにプライミン グパルスPPとして印加される。プライミングパルスPPの印加後、アドレスド ライバ2からの画素データパルスDPiの印加に同期してスイッチング素子S2 1がオフとなり、スイッチング素子S22がオンとなる。これにより電源B6の 負端子の電圧 V_h と V_{off} との差を示す負電位が電極 Y_i に走査パルスSPとして

印加される。そして、アドレスドライバ2からの画素データパルスDPjの印加の停止に同期してスイッチング素子S21がオンとなり、スイッチング素子S22がオフとなり、電源B5の正端子の電位 V_{off} がスイッチング素子S17、そしてスイッチング素子S21を介して電極 Y_{j} に印加される。その後、電極 Y_{j+1} についても図3に示すように、電極 Y_{j} と同様にプライミングパルスPPが印加され、アドレスドライバ2からの画素データパルスDP $_{j+1}$ の印加に同期して走査パルスSPが印加される。走査パルスSPが印加された行電極に属する放電セルの内では、正電圧の画素データパルスが更に同時に印加された放電セルにおいて放電が生じ、その壁電荷の大半が失われる。一方、走査パルスSPが印加されたものの正電圧の画素データパルスが印加されなかった放電セルでは放電が生じないので、上記壁電荷が残留したままとなる。この際、壁電荷が残留したままとなった放電セルは発光放電セル、壁電荷が消滅してしまった放電セルは非発光放電セルとなる。アドレス期間からサスティン期間に切り替わる時には、スイッチング素子S17、S21はオフとなり、代わってスイッチング素子S14及びS15がオンとなる。スイッチング素子S4のオン状態は継続される。

[0007]

次に、サスティン期間では、X行電極ドライバ3のスイッチング素子S4がオン状態となることにより電極X $_{j}$ の電位はほぼ0 Vのアース電位となる。次に、スイッチング素子S4 がオフとなり、スイッチング素子S1 がオンになると、コンデンサC1 に蓄えられている電荷によりコイルL1、ダイオードD1、そしてスイッチング素子S1 を介して電流が電極X $_{j}$ に達してPDP1 の負荷容量C0 を充電させる。このとき、コイルL1 及び負荷容量C0 の時定数により電極X $_{j}$ の電位は図S1 に余々に上昇する。次いで、スイッチング素子S1 がオフとなり、スイッチング素子S3 がオンとなる。これにより、電極X $_{j}$ には電源 S1 の正端子の電位S1 が印加される。その後、スイッチング素子S3 がオフとなり、スイッチング素子S2 がオンとなり、負荷容量S1 のに蓄積された電荷により電極S1 からコイルS2 、ダイオードS3 で、コイルS4 のこのとき、コイルS5 とを介してコンデンサS7 に電流が流れ込む。このとき、コイルS8 で、電極S7 の時定数により電極S7 の電位は図S8 に続々に低下する。電極S7 の時定数により電極S7 の電位は図S8 に示すように徐々に低下する。電極S7 の時定数により電極S7 の電位は図S8 に示すように徐々に低下する。電極S7 の

電位がほぼ0Vに達すると、スイッチング素子S2がオフとなり、スイッチング 素子S4がオンとなる。かかる動作によってX行電極ドライバ3は図3に示した 如き正電圧の維持放電パルス IP_x を電極 X_j に印加する。維持放電パルス IP_x が消滅するスイッチング素子S4のオン時に同時に、Y行電極ドライバ4ではス イッチング素子S11がオンとなり、スイッチング素子S14がオフとなる。ス イッチング素子S14がオンであったときには電極 Y_j の電位はほぼ0Vのアー ス電位となっているが、スイッチング素子S14がオフとなり、スイッチング素 子S11がオンになると、コンデンサC2に蓄えられている電荷によりコイルL 3、ダイオードD3、スイッチング素子S11、スイッチング素子S15、スイ ッチング素子S13、そしてダイオードD6を介して電流が電極Yiに達してP DP1の負荷容量C0を充電させる。このとき、コイルL3及び負荷容量C0の 時定数により電極 Y_j の電位は図3に示すように徐々に上昇する。次いで、スイ ッチング素子S11がオフとなり、スイッチング素子S13がオンとなる。これ により、電極 Y_i には電源 B_3 の正端子の電位 V_{S1} が印加される。その後、スイ ッチング素子S13がオフとなり、スイッチング素子S12がオンとなり、負荷 容量C0に蓄積された電荷により電極YiからダイオードD5、スイッチング素 子S15、コイルL4、ダイオードD4、そしてスイッチング素子S12を介し てコンデンサC2に電流が流れ込む。このとき、コイルL4及びコンデンサC2 の時定数により電極 Y_i の電位は図3に示すように徐々に低下する。電極 Y_i の電 位がほぼ0Vに達すると、スイッチング素子S12がオフとなり、スイッチング 素子S14がオンとなる。かかる動作によってΥ行電極ドライバ4は図3に示し た如き正電圧の維持放電パルス IP_y を電極 Y_i に印加する。

[0008]

このように、サスティン期間においては、維持放電パルス IP_x と維持放電パルス IP_x と維持放電パルス IP_y とが交互に生成して電極 X_1 \sim X_n と電極 Y_1 \sim Y_n とに交互に印加されるので、上記壁電荷が残留したままとなっている発光放電セルは放電発光を繰り返しその発光状態を維持する。

ところで、リセット期間において全放電セル内の壁電荷量を一斉に初期化すべ く生起させるリセット放電は比較的強い放電にする必要が有るため、図3に示す 如く、リセットパルスRP $_y$ のパルス電圧 $(-V_{r1})$ は維持放電パルスIP $_y$ のパルス電圧よりも高くしてある。それ故に、Y行電極ドライバ4内には、維持放電パルスIP $_y$ を発生させる為の電源B $_3$ (電圧 V_{S1})よりも高電圧を発生する電源B $_4$ (電圧 V_{r1})が設けられており、回路規模が大になるという問題を抱えていた。 又、上記電源B $_3$ 及び電源B $_4$ の電圧値が互いに異なり、かつ電源B $_3$ 及び電源B $_4$ 間に設けられているスイッチング素子S $_1$ $_3$ 、S $_1$ $_5$ 及びS $_1$ 6 が半導体スイッチであることから、電源B $_3$ 及び電源B $_4$ 間に逆電流が流れる可能性があった。

[0009]

【特許文献1】

特開2000-155557号公報

[0010]

【発明が解決しようとする課題】

本発明は、かかる問題を解決すべく為されたものであり、回路規模を小にする ことが可能な表示パネルの駆動装置を提供することを目的とするものである。

[0011]

【課題を解決するための手段】

請求項1記載による表示パネルの駆動装置は、複数の行電極と、前記行電極に交差して配列された複数の列電極と、前記行電極及び前記列電極の各交差部に配置された容量性発光素子と、を有する表示パネルを駆動する駆動装置であって、第1電圧を発生する第1電源を備え前記第1電圧に基づいて前記容量性発光素子各々を点灯状態及び消灯状態のいずれか一方に設定させるべき走査パルスを発生して前記行電極に印加するスキャンドライバと、第2電圧を発生する第2電源を備え前記第2電圧に基づいて前記点灯状態に設定された前記容量性発光素子を発光させるべき維持パルスを発生して前記行電極に印加するサスティンドライバと、前記第1電源にて発生した前記第1電圧と前記第2電源にて発生した前記第2電圧とを加算した電圧に基づいて前記容量性発光素子の状態を初期化すべきリセットパルスを発生して前記行電極に印加するリセットドライバと、を有する。

[0012]

【発明の実施の形態】

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図4は、表示パネルとしてPDPを搭載したプラズマディスプレイ装置の概略 構成を示す図である。

図4において、プラズマディスプレイパネルとしてのPDP10は、X及びYの1対にて1画面の各表示ライン(第1表示ライン〜第n表示ライン)に対応した行電極対を為す行電極 Y_1 ~ Y_n 及び X_1 ~ X_n を備えている。更に、PDP10には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで1画面の各列(第1列~第m列)に対応した列電極 D_1 ~ D_m が形成されている。尚、1対の行電極対(X、Y)と1つの列電極Dとの交差部に、容量性発光素子としての放電セルが形成される。

[0013]

駆動制御回路50は、入力された映像信号を各画素毎の画素データに変換し、この画素データを各ビット桁毎に分割して画素データビットを得る。そして、駆動制御回路50は、同一ビット桁同士にて各表示ライン分(m個)ずつ画素データビットをアドレスドライバ20に供給する。更に、駆動制御回路50は、図5に示す如きサブフィールド法に基づく発光駆動フォーマットに従ってPDP10を駆動させるべく、各種スイッチング信号SW(後述する)をX行電極ドライバ30及びY行電極ドライバ40の各々に供給する。尚、サブフィールド法では、映像信号における各フィールドを図5に示す如きN個のサブフィールドSF1~SF(N)に分割し、サブフィールド毎に各画素に対する発光制御を実行することにより、中間輝度を表現するものである。

[0014]

図6は、X行電極ドライバ30及びY行電極ドライバ40各々の内部構成を示す図である。

図6に示す如く、X行電極ドライバ30におけるコンデンサC1は、その一端がPDP10の接地電位としてのPDP接地電位に接地されている。スイッチング素子S1は、上記駆動制御回路50から論理レベル0のスイッチング信号SW1が供給されている間はオフ状態にある。一方、かかるスイッチング信号SW1

の論理レベルが1である場合にはオン状態となって、上記コンデンサС1の他端 に生じた電位をコイルL1及びダイオードD1を介してPDP10の行電極Xに 印加する。スイッチング素子S2は、上記駆動制御回路50から論理レベル0の スイッチング信号SW2が供給されている間はオフ状態である一方、かかるスイ ッチング信号 SW 2の論理レベルが 1である場合にはオン状態となって行電極 X 上の電位をコイルL2及びダイオードD2を介して上記コンデンサC1の他端に 印加する。この際、コンデンサC1は、この行電極X上の電位によって充電され る。スイッチング素子S3は、上記駆動制御回路50から論理レベル0のスイッ チング信号SW3が供給されている間はオフ状態である一方、かかるスイッチン グ信号SW3が論理レベル1である場合にはオン状態となって電源B1が発生し た電圧V。を行電極Xに印加する。尚、電圧V。は、後述する維持放電パルスIP 、のパルス電圧である。つまり、電源B1は、維持放電パルスIP、のパルス電圧 値として電圧V。を発生する電源なのである。スイッチング素子S4は、上記駆 動制御回路50から論理レベル0のスイッチング信号SW4が供給されている間 はオフ状態である一方、かかるスイッチング信号SW4が論理レベル1である場 合にはオン状態となって行電極Xの電位をPDP接地電位にする。

[0015]

Y行電極ドライバ40は、図6に示す如くサスティンドライバ部SUD、リセットドライバ部RSD及びスキャンドライバ部SCDからなる。

サスティンドライバ部SUDにおけるコンデンサC2は、その一端がPDP1 0の接地電位としてのPDP接地電位に接地されている。スイッチング素子S1 1は、上記駆動制御回路50から論理レベル0のスイッチング信号SW11が供給されている間はオフ状態にある。一方、スイッチング信号SW11の論理レベルが1である場合にはオン状態となって、上記コンデンサC2の他端に生じた電位をコイルL3及びダイオードD3を介して接続ライン12上に印加する。スイッチング素子S12は、上記駆動制御回路50から論理レベル0のスイッチング信号SW12が供給されている間はオフ状態である一方、スイッチング信号SW12の論理レベルが1である場合にはオン状態となって接続ライン12上の電位をコイルL4及びダイオードD4を介して上記コンデンサC2の他端に印加する

。この際、コンデンサC 2 は、この接続ライン1 2 上の電位によって充電される。スイッチング素子S 1 3 は、上記駆動制御回路 5 0 から論理レベル0のスイッチング信号 SW13が供給されている間はオフ状態である一方、スイッチング信号 SW13が論理レベル1である場合にはオン状態となって電源 B3が発生した電圧 V_s を接続ライン1 2 上に印加する。尚、電圧 V_s は、後述する維持放電パルス IP_y のパルス電圧値となる電圧である。つまり、電源 B1 は、維持放電パルス IP_y のパルス電圧値として電圧 V_s を発生する電源なのである。スイッチング素子 S14 は、上記駆動制御回路 S14 ものである。スイッチング素子 S14 は、上記駆動制御回路 S14 もののスイッチング信号 S14 を発生するである。フィッチング信号 S14 が供給されている間はオフ状態である一方、スイッチング信号 S14 が開せ、S14 が開せ、S14 が開せ、S14 が、S14 が、S1

[0016]

リセットドライバ部RSDにおけるスイッチング素子S17は、上記駆動制御回路50から論理レベル0のスイッチング信号SW17が供給されている間はオフ状態にある。一方、スイッチング信号SW17が論理レベル1である場合にはスイッチング素子S17はオン状態となり、上記電源B3の正端子と接続ライン13とを抵抗R1を介して接続する。すなわち、スイッチング素子S17は、スイッチング信号SW17に応じて、上記電源B3が発生した電圧Vsを抵抗R1を介して接続ライン13上に印加するのである。スイッチング素子S18は、上記駆動制御回路50から論理レベル0のスイッチング信号SW18が供給されている間はオフ状態にある。一方、スイッチング信号SW18が論理レベル1である場合にはスイッチング素子S18はオン状態となり、接続ライン13を抵抗R2及びダイオードD7を介して接地する。

[0017]

スキャンドライバ部SCDにおけるスイッチング素子S19及びS20は、上 記駆動制御回路50から論理レベル0のスイッチング信号SW19及びSW20 が供給されている間はオフ状態にある。一方、スイッチング信号SW19及びS

W20が共に論理レベル1である場合には共にオン状態となり、電源B5が発生 した負の電圧 $(-V_{off})$ を抵抗R3を介して接続ライン13上に印加する。尚、 電圧 $(-V_{off})$ は、後述する走査パルスSPにおけるパルス電圧値を担う電圧で ある。つまり、電源 B 5 は、走査パルス S P のパルス電圧値としての電圧 $(-V_0)$ ff)を発生する電源なのである。スイッチング素子S21は、駆動制御回路50 から供給されたスイッチング信号SW21が論理レベル1である期間中に限りオ ン状態となって、電源B6の正端子と行電極Yとを接続する。すなわち、スイッ チング素子S21は、スイッチング信号SW21に応じて、電源B6の正端子の 電位を行電極Y上に印加するのである。スイッチング素子S22は、駆動制御回 路50から供給されたスイッチング信号SW22が論理レベル1である期間中に 限りオン状態となって、電源B6の負端子と行電極Yとを接続する。すなわち、 スイッチング素子S22は、スイッチング信号SW22に応じて、電源B6の負 端子に接続されている接続ライン13上の電位を行電極Y上に印加するのである 。尚、電源B6は、後述するアドレス期間内において全ての行電極 $Y_1 \sim Y_n$ 上の 電圧を正極性の電圧に固定すべき電圧Vhを発生する電源である。この際、電圧 V_h は、走査パルスSPにおけるパルス電圧の一部を担うものとなる。つまり、 電源B5は、走査パルスSPのパルス電圧の一部を担う電圧 V_h を発生する電源 なのである。

[0018]

次に、かかる構成による動作について図7のタイミングチャートを参照しつつ 説明する。尚、図7においては、図5に示す先頭のサブフィールドSF1内での 動作を抜粋して示す図である。図7に示すようにサブフィールドSF1は、リセット期間、アドレス期間及びサスティン期間からなる。

先ず、リセット期間では、駆動制御回路50が、リセットドライバ部RSDにおけるスイッチング素子S17及びS21をオフ状態からオン状態に切り換える。これにより、電源B3、スイッチング素子S17、抵抗R1、電源B6、スイッチング素子S21及び行電極Yなる電流路(図6のCR1にて示す)を介して放電セル内に電流が流れ込む。この際、行電極Y上の電圧はPDP10の負荷容量C0と抵抗R1との時定数により図7に示す如く徐々に上昇する。そして、行電

極 Y 上の電圧が、電源 B 3 と電源 B 6 との直列接続によって生じる電圧 $(V_s + V)$ h)に到達したら、駆動制御回路50は、スイッチング素子S17及びS21をオー フ状態に切り換えると共に、スイッチング素子S18及びS22をオフ状態から オン状態に切り換える。これにより、スイッチング素子S22、S18、抵抗R 2及びダイオードD7なる電流路(図6のCR2にて示す)が形成され、行電極Y 上の電位は図7に示す如く徐々に下降する。以上の如き動作により、図7に示す 如きパルス電圧 $(V_s + V_h)$ を有する、立ち上がり及び立ち下がり推移の緩やかな リセットパルスRP_yが生成され、これがPDP10の全ての行電極Y₁~Y_nに 同時に印加される。この際、リセットパルスRP $_{\mathbf{v}}$ の立ち上がり時において、P DP10の全放電セル内において第1リセット放電(書込放電)が生起され、この 放電終息後、全ての放電セルの誘電体層には一様に所定量の壁電荷が形成される 。そして、リセットパルスRP $_{\mathbf{v}}$ の立ち下がり時において、全放電セルにおいて 第2リセット放電(消去放電)が生起され、全ての放電セル内から上記壁電荷が消 滅する。すなわち、リセットパルス RP_v の印加に応じて生起される第1リセッ ト放電及び第2リセット放電により、全ての放電セル内の壁電荷形成状態が初期 化されるのである。

[0019]

次に、アドレス期間では、駆動制御回路 5 0 が、スキャンドライバ部SCDにおけるスイッチング素子S19~S21をオフ状態からオン状態に切り換える。これにより、行電極 Y 上の電圧は、図 7 に示す如く電源 B 3 が発生した正極性の電圧 V_h に維持される。そして、駆動制御回路 5 0 は、P D P 1 0 における第 1 ~第 n 表示ライン各々に対応したスイッチング素子S21を順次、所定期間だけオフ状態に切り換えると共に、第 1 ~第 n 表示ライン各々に対応したスイッチング素子S22を順次、所定期間だけオン状態に切り換える。すると、スイッチング素子S22を順次、所定期間だけオン状態に切り換える。すると、スイッチング素子S21がオフ状態、S22がオン状態にある期間だけ行電極 Y_1 ~ Y_n 各々の電位が順次、正極性の電圧 V_h から負の電圧 V_{off} に推移して走査パルスSPが生成される。この間、アドレスドライバ2は映像信号に基づく各画素毎の画素データに対応した画素データパルスDPを1表示ライン分(V_{off}) ずつ列電極 V_{off} に印加する。これにより、上記走査パルスSPと同時に、高電圧の画素データ V_{off} に即加する。これにより、上記走査パルスSPと同時に、高電圧の画素デ

ータパルスDPが印加された放電セル内において選択的に書込放電が生じ、その 放電終息後に壁電荷が形成される。一方、走査パルスSPが印加されたものの高 電圧の画素データパルスが印加されなかった放電セル内では上記の如き書込放電 は生起されないので、壁電荷の形成はなされない。かかるアドレス期間において 、壁電荷が形成された放電セルは点灯セル状態、壁電荷が消滅してしまった放電 セルは消灯セル状態に設定される。

[0020]

サスティン期間では、駆動制御回路50は、先ず、サスティンドライバ部SUDのスイッチング素子S14をオフ状態からオン状態に切り換え、所定期間経過後に、サスティンドライバ部SUDのスイッチング素子S15をオフ状態からオン状態に切り換える。そして、駆動制御回路50は、サスティンドライバ部SUDのスイッチング素子S11~S14各々に対しては図7に示す如きスイッチング設定SSYを断続的に繰り返し実行する。更に、駆動制御回路50は、X行電極ドライバ30のスイッチング素子S1~S4各々に対しては図7に示す如きスイッチング設定SSXを断続的に繰り返し実行する。

[0021]

すなわち、スイッチング設定SSXでは、先ず、スイッチング素子S1~S4の内のS1のみがオン状態となり、コンデンサС1に蓄えられていた電荷に伴う電流がコイルL1、ダイオードD1、行電極Xを介して放電セルに流れ込む。これにより、行電極X上の電圧は図7に示す如く徐々に上昇して行く。次に、上記スイッチング素子S1と共にS3がオン状態となり、電源B1による電圧 V_s がそのまま行電極Xに印加される。これにより、行電極X上の電圧は電圧 V_s にて固定される。そして、スイッチング素子S1~S4の内のS2のみがオン状態となり、行電極X及びY間の負荷容量 C_0 に蓄えられていた電荷に伴う電流が行電極X、コイルL2、ダイオードD2を介してコンデンサС1に流れ込む。これにより、行電極X上の電圧は図7に示す如く徐々に下降して行く。以上の如きスイッチング設定SSXが断続的に繰り返し実行されることにより、図7に示す如き電圧 V_s をパルス電圧値とする維持放電パルスI V_s が生成され、これが繰り返し行電極X上に印加される。

[0022]

一方、スイッチング設定SSYでは、先ず、スイッチング素子S11~S14 及びS17~S22の内のS11のみがオン状態となり、コンデンサC2に蓄積 されていた電荷に伴う電流がコイルL3、ダイオードD3、スイッチング素子S 15、スイッチング素子S22及び行電極Yを介して放電セルに流れ込む。これ により、行電極 Y 上の電圧は図 7 に示す如く徐々に上昇して行く。次に、上記ス イッチング素子S11と共にS13がオン状態となり、電源B3が発生した電圧ご V_s がスイッチング素子S15、及びスイッチング素子S22を介して行電極Y に印加される。これにより、行電極 Y上の電圧は図7に示す如く電圧 Vsに固定 される。そして、スイッチング素子S11~S14の内のS12、並びにスイッ チング素子S17~S22の内のS22のみがオン状態となり、行電極X及びY 間の負荷容量Coに蓄えられていた電荷に伴う電流が行電極Y、スイッチング素 子S22、S15、コイルL4、ダイオードD4を介してコンデンサC1に流れ 込む。これにより、行電極Y上の電圧は図7に示す如く徐々に下降して行く。以 上の如きスイッチング設定SSYが断続的に繰り返し実行されることにより、図 7に示す如き電圧 V_s をパルス電圧値とする維持放電パルス IP_v が生成され、こ れが繰り返し行電極Yに印加される。

[0023]

サスティン期間では、壁電荷が存在する放電セル、つまり点灯セル状態に設定されている放電セルのみが、上記の如き維持放電パルス IP_x 及び IP_y が印加される度に放電(維持放電)し、その放電に伴う発光を繰り返す。

以上の如く、図6に示す Y 行電極ドライバ40においては、リセットパルスR P_y を生成する際には、スイッチング素子17及びスイッチング素子21をオン 状態にする。これにより、維持放電パルスI P_y を生成する為の電源 B 3 と走査 パルスS P を生成する為の電源 B 6 とが直列接続になり、両者の電圧の和である 電圧 (V_s+V_h) がリセットパルスR P のパルス電圧として生成される。 すなわち、リセットパルスを生成する為の専用の電源を設けずとも、比較的高電圧のパルス電圧を有するリセットパルスを生成可能にしたのである。この際、リセットパルスを生成する為の専用電源が不要となるので、維持放電パルスI P_y を生成す

る電源B3に対する電流の逆流も起こらない。よって、リセットパルスを生成する為の専用電源と共に、逆流防止回路も不要となるので回路規模を小規模化することが可能となる。

【図面の簡単な説明】

【図1】

プラズマディスプレイ装置の概略構成を示す図である。

【図2】

図1に示されるプラズマディスプレイ装置のX行電極ドライバ3及びY行電極ドライバ4の内部構成を示す図である。

【図3】

X行電極ドライバ3及びY行電極ドライバ4の動作を示すタイムチャートである。

【図4】

本発明によるプラズマディスプレイ装置の概略構成を示す図である。

.【図5】

サブフィールド法に基づく概略駆動フォーマットを示す図である。

【図6】

図4に示されるプラズマディスプレイ装置のX行電極ドライバ30及びY行電極ドライバ40の内部構成を示す図である。

【図7】

X行電極ドライバ30及びY行電極ドライバ40の動作を示すタイムチャートである。

【符号の説明】

3, 30 X行電極ドライバ


4, 40 Y 行電極ドライバ

10 PDP


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【目的】 回路規模を小にすることが可能な表示パネルの駆動装置を提供することを目的とする。

【解決手段】 所定の第1電圧を発生する第1電源を備えこの第1電圧に基づいて表示パネルの容量性発光素子各々を点灯状態及び消灯状態のいずれか一方に設定させるべき走査パルスを発生して表示パネルの行電極に印加するスキャンドライバと、所定の第2電圧を発生する第2電源を備えこの第2電圧に基づいて点灯状態に設定された容量性発光素子を発光させるべき維持パルスを発生して表示パネルの行電極に印加するサスティンドライバと、上記第1電源にて発生した第1電圧と上記第2電源にて発生した第2電圧とを加算した電圧に基づいて容量性発光素子の状態を初期化すべきリセットパルスを発生して行電極に印加するリセットドライバと、を有する。かかる構成により、リセットパルスを発生する専用の電源を不要にして回路の小規模化を図る。

【選択図】 図6

出願人履歴情報

識別番号

[000005016]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都目黒区目黒1丁目4番1号

氏 名 パイオニア株式会社